抑制靜電放電干擾必須從兩個(gè)方面著手：避免產(chǎn)生靜電；切斷靜電放電電流途徑。靜電放電模擬器廠家下面介紹幾種抑制靜電放電干擾的措施：

(1)CMOS器件的防靜電方法。其一是輸入引腳不能浮空。如果輸入引腳浮空，在輸入引腳上很容易積累電荷。盡管CMOS器件的輸入端都有保護(hù)電路，靜電感應(yīng)一般不會損壞器件，但很容易使輸入引腳電位處于0—1V間的過渡區(qū)域。這時(shí)反相器上、下兩個(gè)場效應(yīng)管均會導(dǎo)通，使電路功耗大大增加。其二是設(shè)法降低輸入電阻，可以將輸入引腳與電源之間或與地之間接入一個(gè)負(fù)載電阻(1—10kO)，為靜電電荷提供泄流通路。其三是當(dāng)用CMOS器件與長傳輸線連接時(shí)，應(yīng)通過一個(gè)們r(jià)L緩沖門電路之后再與長傳輸線相連。

(2)環(huán)境濕度以維持在45％—65％為宜。因?yàn)殪o電的生成與濕度有密切關(guān)系，環(huán)境越是干燥，越容易產(chǎn)生靜電。

(3)機(jī)房地板應(yīng)使用絕緣性能差的材料，如盡量鋪設(shè)有導(dǎo)電性的塑料地板。

(4)檢驗(yàn)設(shè)備時(shí)建議在操作臺上放置接地的金屬極，以使操作人員身上的靜電立刻入地。

(5)操作人員工作時(shí)，不可穿容易帶靜電的化纖衣服和鞋帽等。

(6)操作人員在工作時(shí)本身應(yīng)有接地措施，如手腕上系戴金屬接地的鏈閡等。

(7)焊接元器件時(shí)，務(wù)必使用烙鐵頭接地的電烙鐵。其他設(shè)備、測試儀器及工具也應(yīng)有良好接地措施。

(8)搬運(yùn)、儲存及裝配作業(yè)過程中，應(yīng)注意使CMOS器件的各個(gè)引腳保持相同電位，如用鋁箔包裝，或者放于有良好導(dǎo)電性的包裝袋或盒子中。

(9)若難以營造不易產(chǎn)生靜電的環(huán)境，則應(yīng)從提高電子設(shè)備表面的絕緣能力著手。